-
1 tlb miss
= TLB missАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > tlb miss
-
2 TLB miss
= tlb missотсутствие записи в TLB для запрошенной страницы памяти; приводит к значительным потерям времени - так, в случае tlb miss чтение из памяти происходит примерно в 200 раз медленнее: на него затрачивается более 2200 циклов против 13 циклов для обычного чтениясм. тж. cache missАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > TLB miss
-
3 TLB
I
(translation look-aside buffer) буфер быстрого преобразования адресаподдерживаемая аппаратно таблица в блоке управления памятью, отвечающая за быстрое преобразование виртуальных адресов в физические. Внутри может состоять из двух частей: буфера преобразования адресов команд (Instruction TLB, ITLB) и буфера преобразования адресов данных (Data TLB, DTLB).The TLB also protects the system by causing an exception if a process tries to access memory that is outside of its allocated virtual address space. — TLB служит также средством защиты системы, поскольку вызывает прерывание, если какой-либо процесс пытается обратиться к блоку памяти, находящемуся вне выделенного для него виртуального адресного пространства см. тж. MMU, TLB miss, virtual address
II
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > TLB
-
4 cache miss
неудачное обращение к кэш-памяти, "промах, непопадание", отсутствие нужных данных [в кэше]состояние или условие, при котором кэш-память не содержит запрашиваемую команду или данные. Запрос на чтение данных из кэша, потребовавший обращения к основной памяти.Ant:см. тж. TLB missАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > cache miss
См. также в других словарях:
CPU cache — Cache memory redirects here. For the general use, see cache. A CPU cache is a cache used by the central processing unit of a computer to reduce the average time to access memory. The cache is a smaller, faster memory which stores copies of the… … Wikipedia
Translation lookaside buffer — A Translation lookaside buffer (TLB) is a CPU cache that is used by memory management hardware to improve the speed of virtual address translation. All current desktop and server processors (such as x86) use a TLB. A TLB has a fixed number of… … Wikipedia
Memory management unit — This 68451 MMU could be used with the Motorola 68010 A memory management unit (MMU), sometimes called paged memory management unit (PMMU), is a computer hardware component responsible for handling accesses to memory requested by the CPU. Its… … Wikipedia
Page table — A page table is the data structure used by a virtual memory system in a computer operating system to store the mapping between virtual addresses and physical addresses. Virtual addresses are those unique to the accessing process. Physical… … Wikipedia
PA-8000 — HP PA 8000. The PA 8000 (PCX U), code named Onyx, is a microprocessor developed and fabricated by Hewlett Packard (HP) that implemented the PA RISC 2.0 instruction set architecture (ISA).[1] It was a completely new design with no circuitr … Wikipedia
UltraSPARC IIi — Processeur UltraSPARC IIi L UltraSPARC IIi, successeur de l UltraSPARC, est un microprocesseur 64 bits de Sun Microsystems dont la distribution commença en 1997. L UltraSPARC IIi est basé sur les spécifications SPARC version 9, et équipe… … Wikipédia en Français
Page (computer memory) — Page size redirects to this article. For information on paper see Paper size A page, memory page, or virtual page is a fixed length contiguous block of virtual memory that is the smallest unit of data for the following: memory allocation… … Wikipedia
Page (computing) — In a context of computer virtual memory, a page, memory page, or virtual page is a fixed length block of main memory, that is contiguous in both physical memory addressing and virtual memory addressing. A page is usually a smallest unit of data… … Wikipedia
Data structure alignment — is the way data is arranged and accessed in computer memory. It consists of two separate but related issues: data alignment and data structure padding. When a modern computer reads from or writes to a memory address, it will do this in word sized … Wikipedia
Classic RISC pipeline — In the history of computer hardware, some early reduced instruction set computer central processing units (RISC CPUs) used a very similar architectural solution, now called a classic RISC pipeline. Those CPUs were: MIPS, SPARC, Motorola 88000,… … Wikipedia
PA-RISC family — PA RISC is a microprocessor architecture developed by Hewlett Packard s Systems VLSI Technology Operation . As the name implies, it is an implementation using a RISC ( Reduced Instruction Set Computing ) design, where the PA stands for Precision… … Wikipedia
